By: Jim Theodoras (HG Genuine), Ana Gonzalez (EPIC) & Antonio Raspa (EPIC)
本文最初发表于 2021 年 9 月版。
PIC 杂志邀请以太网联盟（Ethernet Alliance）和欧洲光子学产业联盟（EPIC—The European Photonics Industry Consortium），共同探讨互联网接入、下一代光子集成技术，以及以更低成本提供不断提升的服务水平的压力，将如何塑造我们沟通、工作甚至生活的未来。如果说疫情从商业角度教会了我们什么有价值的东西，那就是我们不仅能够而且必须能够远程运行整个世界。简而言之，要做到这一点，我们都需要：带宽。
以太网持续不断地向前发展，超越当前的 400 Gb以太网速率，迈向更远的未来。一如既往，前进的道路上布满了挑战的雷区，需要全球科技公司网络的共同努力才能克服。以太网联盟（EA）和欧洲光子学产业联盟（EPIC）正携手将行业技术领导者聚集在一起，推动下一代以太网成为现实。
每一代新的以太网都在各方面有所提升，但每一代都期望每比特的成本（价格、功耗、外形尺寸或 “空间”）更低。难题在于如何在复杂性不断增加的情况下实现更低的成本。复杂性存在隐性成本，而且这不是线性关系。从 1 个通道增加到 4 个通道，成本不一定是 4 倍，而可能高达 4² 倍，即 16 倍。那么，如何实现这一不可能的任务呢？
更快、更宽、更复杂
在光通信中，要实现更快的速度，有以下几种途径：直接提高速率（更高的比特率）、拓宽通道（更多的信息通道）或增加调制复杂度（提高波特率）。这三种方法通常结合使用。从 100 Gb 以太网升级到 400 Gb 以太网是一个 4 倍的跨越。在电域方面，通过将总线宽度从 4 通道加倍到 8 通道，并使用 PAM4 调制将有效比特率加倍来实现。在光域方面，通过将比特率提高 2 倍，并通过转向 PAM4 调制使有效比特率提高 2 倍来实现。超过 400 吉比特每秒的信息速率将至少需要再提高 2 倍。
●提高速度
一种选择是直接将比特率加倍。现有的光调制技术已逐渐力不从心，难以满足单通道速率超过 50 Gbaud 所需的奈奎斯特带宽。许多 EPIC 成员公司正在引领提高调制器带宽的潮流，涉及使用能够长期满足行业新要求的新材料。
例如，Lightwave logic 开发的使用电光聚合物构建高速调制器。Lightwave Logic Inc. 首席执行官 Michael Lebby 表示：“电光（EO）聚合物可以提供比当前半导体解决方案更高的速度和更低的功耗，实现光的极快速切换 —— 类似于我们观看基于 LCD 的显示器（如电视）时所看到的情景，只不过速度比 LCD 快得多。”“这些聚合物材料已被用于开发马赫 - 曾德尔调制器，该调制器以低驱动电压水平运行，速度超过 100GHz，这意味着原始光学器件性能比当今现有的调制器技术提高了 2-3 倍。聚合物还具有可添加性和与硅光子学、磷化铟等集成光子学材料兼容的优势，这可以提升这些平台的性能。”
Polariton Technologies 的电光调制器依靠等离子体激元开发调制器，其速度比当前光子调制器快 10 倍以上（实验室中创下 500GHz 的世界纪录）。Polariton Technologies 联合创始人兼首席执行官 Claudia Hössbacher 表示：“Polariton 调制器比传统光子调制器紧凑 100 倍以上，速度快 10 倍，能效更高。”“我们技术的关键是光与金属表面电子的耦合（表面等离激元极化子，简称 SPP）。在我们的等离子体调制器中，这些强约束的 SPP 与电光材料相互作用。紧密的约束使得器件尺寸仅为几十微米，实现了密集集成。由于器件体积小，电容也小，从而提高了带宽。这样，我们可以保持调制格式简单，并最大限度地减少高功耗的数字信号处理（DSP）。”
Lumiphase 利用钛酸钡（BTO）材料增强行业领先的硅光子学平台，该材料可实现超过 70GHz 的高速调制器，使用寿命超过 10 年，光损耗降低 10 倍。基于 Lumiphase 平台的收发芯片非常容易以经济高效的方式大规模扩展。Lumiphase 联合创始人兼董事 Lukas Czornomaz 表示：“除了明显的速度优势外，BTO 的使用还能实现极低的插入损耗，这减少了对光放大器或强大激光器的需求，同时确保了可靠的可靠性指标。”“BTO 使我们能够满足数据通信、电信、计算和传感市场对快速、超紧凑、低功耗和经济高效的光控制引擎的需求。”
●拓宽通道
另一种选择是拓宽通道。正如从 100 吉比特以太网跃升至 400 吉比特以太网（在一种变体中）包括将电通道从 4 个增加到 8 个（增加了 2 倍）一样，在光域方面也可以这样做，以快速实现 800 吉比特 / 秒的信息速率。然而，这并非没有挑战。将光学系统中的组件数量加倍，困难和费用不一定会加倍，反而可能呈指数级增长。目前具有 4 个并行颜色通道的 400 吉比特以太网光学前端已接近使用当前在光学平台上组合分立元件的技术所能制造的极限。市场压力正推动每比特传输的光学信息成本下降，超过 400 吉比特以太网的任何技术都需要每比特成本更低，而不是更高。
行业越来越意识到，超过 400 吉比特以太网的任何技术都至少需要一定程度的光子元件晶圆级集成 —— 有时也称为光子集成电路（PICs）。这些可以简单到在一个普通的硅平台上有 4 个调制器，也可以复杂到在磷化铟晶圆上有一个完整的相干光学前端。
通过 PICs 提高容量的一个例子是 PASSION 发射器基本模块，它在单个硅光子芯片中集成了 40 个垂直腔面发射激光器（VCSELs）和 100-GHz 间隔复用器，使用大规模光子集成实现每个模块高达 2 Tbit/s 的容量。该模块是开发基于模块化方法的创新型可切片带宽 / 比特率可变收发器（S-BVT）的基础，以实现多太比特传输，显著降低成本和功耗。PASSION 采用低成本、高能效的光源 —— 即德国 VERTILAS 公司的单模磷化铟 VCSEL，工作在 C 波段。这些光源具有高调制带宽（约 20 GHz），并使用 PAM-4 或其他多载波调制格式（如 DMT）直接调制，每个 VCSEL 至少可实现 50 Gbit/s 的容量。四个模块可以通过温度调谐，在 0 到 75 GHz 的范围内，以 25 GHz 的间隔交错排列，获得一个 160-DWDM 通道超级模块，总容量高达 8 Tbit/s。
此外，通过利用偏振分复用（PDM）并结合两个偏振正交的相同超级模块，可以实现 16 Tbit/s 的容量。此外，使用多芯光纤或光纤束的空分复用可使每条链路实现超过 100 Tbit/s 的容量。
然而，当谈到单片集成时，磷化铟（InP）技术将推动下一代相干网络成本优化的革命。荷兰 EFFECT Photonics 公司就是一个例子，该公司开发了世界上第一个完全集成的相干 PIC，针对可插拔相干收发器，用于边缘和城域 / 接入网络，可装入最小的模块：QSFP28 和 QSFP-DD。主要应用是多速率相干 100-600G 以及低功耗短距离模式（10-200 km）和高 OSNR（2000-8000）模式。
EFFECT Photonics 首席技术官 Tim Koene 表示：“单片集成允许将激光器、调制器、探测器、分束器和网络滤波器等所有功能单片集成在单个芯片中。”“这项技术允许为城域接入和数据中心等应用进行批量生产扩展。”
PICs 的挑战
作为科学家和工程师，我们喜欢关注如何在各种类型的半导体晶圆上创建和集成光学功能的物理原理，但 PICs 的现实挑战是如何测试它们。对于分立光学元件，我们可以通过简单地将测试仪连接到每个元件来测试激光功率、背反射容限、合色器 / 分束器通带、调制器 Vpi 和带宽、光电二极管响应度等。然而，一旦这些功能中的一个或多个集成到晶圆上，测试参数就变得更加困难。等到 PIC 集成到最终产品中再进行功能验证在经济上是不可行的。性能不佳的光学元件需要在生产过程的早期被发现，通常甚至在整个晶圆被切割成单个 PIC 之前。
许多 EPIC 成员公司专注于 PICs 的晶圆级测试。晶圆级测试不仅仅是购买一台独特的测试机器。测试策略必须在 PIC 设计过程的早期选择，并纳入测试特性。
开发高精度自动化工具的公司，如 Ficontec（罗博特科(SZ:300757)子公司）、Aifotec、Tegema 和 IMS-NL，正与开发测试工具的公司，如 Roodmicrotec、Exfo 和 Quantify Photonics 合作，开发晶圆级测试。像 Photonics42 这样的公司已经开发了定制的专有工具能力，用于晶圆级测试：探针卡、仪器和测量系统设计、模块化和多通道探测、自动化软件。
Jenoptik 的新型 UFO Probe™技术面向微电子领域晶圆级测试的半导体设备和工艺市场。该技术基于一种对光子集成电路进行光学探测的概念，对晶圆探测器中的对准公差不敏感。因此，光电探针卡可与市售晶圆探测器配合使用，并确保测试光子集成电路的相应高吞吐量。
自动化制造和对准。
随着光通道数量的增加和向 PICs 的转变，带来了另一个挑战 —— 电气和光学精确对准的时间和成本。大多数电路仍保留在 PIC 衬底之外，位于 PIC 的边缘或下方。无论是键合线还是凸点键合，都需要非常精确的对准。
PICs 的光学对准非常具有挑战性。单个光学对准可能很快消耗成本、时间和功率预算，因为两个元件必须在 6 个自由度内对准。对于 PICs，可能需要进行数十次对准。PICs 目前主要有两类：集成激光器的和外部激光器耦合到晶圆的。两者最终都需要将输出耦合到并行光学带状光纤中。
像 Ficontec 和 ASM AMICRA 这样的公司开发的机器提供高精度的芯片键合机 / 倒装芯片键合机，支持 ±0.3µm@3s 的放置精度。需要进行的光通道和对准数量增加的一个副作用是激光功率正在增加。为了补偿额外的耦合和波导损耗，PIC 设计人员只是简单地增加其光源激光功率。然而，这是一种自我挫败的策略，因为随着对激光器的驱动力度加大，激光器通常出现的问题只会增加，而且耦合损耗可能很快超过激光驱动功率。更好的解决方案是直接解决耦合损耗问题。
几家 EPIC 成员公司拥有改善晶圆和 PIC 结构上光耦合的新方法，例如 Vanguard Automation，该公司提供基于 3D 纳米打印技术的自动化多芯片封装机器和工艺，在降低整体封装成本的同时创建低损耗连接。
Multiphoton Optics 提供使用双光子聚合技术的 3D 直接激光写入设备，这是一种无掩模直接激光写入技术。
Nanoscribe 提供双光子灰度光刻系统，旨在通过一步制造实现具有出色形状精度的超光滑微光学元件，并具有巨大的设计自由度。
保证可靠性
从 400 吉比特以太网迈向未来的任何技术都伴随着复杂性的大幅提升。无论是分立的还是集成的，光学平台还是 PICs，硅还是磷化铟，所有潜在的解决方案都将比以往任何时候都更加复杂。确保如此复杂的光学系统可靠运行的唯一方法是老化测试（burn-in）。与性能测试一样，在制造过程中越早进行产品老化测试越好。
集成技术有可能使光学器件的早期老化测试变得困难，甚至不可能。理想情况下，任何晶圆级集成的器件都应在晶圆级进行老化测试。与性能测试一样，晶圆级老化测试需要从设计的第一天起就有一个策略，并在设计中包含支持功能。
EPIC 有几家成员公司在如何规划和执行集成光学器件和 PICs 的晶圆级老化测试方面具有专业知识，如 Yelo 和 Aehr，致力于开发测试和测量设备。
结论
每一次新的以太网速度跨越都始于困惑，因为上一代的资深人士会思考达到当前水平有多难，他们的锦囊妙计已因努力而耗尽。但作为一个行业，当我们开始这项最新的努力时，如果我们共同努力，将我们所有的技术都用于解决手头的问题，下一代以太网将成为现实。